# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

5269729

Basic Patent (No, Kind, Date): JP 60202931 A2 851014 < No. of Patents: 002>

MANUFACTURE OF SEMICONDUCTOR DEVICE (English)

Patent Assignee: HITACHI LTD

Author (Inventor): SAITOU TADASHI; ITOU HARUO; SHINTANI AKIRA; SAITOU AKIO;

NAKATANI MITSUO

IPC: \*H01L-021/268; H01L-021/324 CA Abstract No: \*104(16)140470U; Derwent WPI Acc No: \*C 85-293687; JAPIO Reference No: \*100050E000028;

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

**JP 60202931** A2 851014 JP 8458246 A 840328 (BASIC)

JP 94056839 B4 940727 JP 8458246 A 840328

Priority Data (No,Kind,Date): JP 8458246 A 840328 DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

01724431 \*\*Image available\*\*

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.:

**60-202931** [JP 60202931 A]

PUBLISHED:

October 14, 1985 (19851014)

INVENTOR(s):

SAITO TADASHI

**ITO HARUO** 

SHINTANI AKIRA

SAITO AKIO

NAKATANI MITSUO

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

59-058246 [JP 8458246]

FILED:

March 28, 1984 (19840328)

INTL CLASS:

[4] H01L-021/268; H01L-021/324

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R002 (LASERS); R096 (ELECTRONIC MATERIALS -- Glass

Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 384, Vol. 10, No. 50, Pg. 28,

February 27, 1986 (19860227)

## **ABSTRACT**

PURPOSE: To form a conduction type layer having low resistance while annealing only a layer extremely near to a surface layer by thermally treating a semiconductor film containing amorphous silicon phase in a short time by using an ultraviolet laser having a short wavelength.

CONSTITUTION: A gate electrode 11 is formed on a glass substrate 1, and an SiO(sub 2) film 12 and an n type amorphous silicon film 13 are shaped through a plasma CVD method. Source and drain electrodes 14 and 15 are evaporated, and a laser 7 is projected from the lower section of the substrate 1. An ultraviolet laser, a wavelength thereof extends over 300nm or less and intensity of irradiation thereof extends over 0.2J/cm(sup 2) or less, is employed as laser beams 7. The amorphous silicon films of the section the source and drain electrodes 14, 15 are lower of an silicon film 16 containing a crystalline property-changed into substance.

⑩特許出顧公開

#### ⑫ 公 開 特 許 公 報 (A) 昭60-202931

@Int\_Cl\_4 H 01 L 21/268 21/324 識別記号

庁内整理番号 6603-5F 6603-5F

@公開 昭和60年(1985)10月14日

審査請求 未請求 発明の数 1 (全4頁)

公発明の名称 半導体装置の製造方法

> ②特 顧 昭59-58246

顧 昭59(1984)3月28日 田田

790発明 斉 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 老 央研究所内

国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 伊発 明 伊 晴 夫 老 央研究所内

国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中 昭 79発 明 者 新 谷 央研究所内

横浜市戸塚区吉田町292番地 株式会社日立製作所生産技 男 勿発 明 者 斉 術研究所内

東京都千代田区神田駿河台4丁目6番地 ⑪出 顧 人 株式会社日立製作所

弁理士 高橋 明夫 外1名 70代 理 人

最終頁に続く

明

発明の名称 半進体装置の製造方法 特許請求の範囲

1. 絶縁された基板上に形成した非晶質シリコ ン膜を主体として構成したシリコン系薄膜半導体 装置の製造方法において、ヵ形もしくはp形不純 物を含有する非晶質相シリコンを含有する半導体 腹をレーザアニールにより低抵抗化することを特 徴とする半導体装置の製造方法。

2. 特許請求の範囲第1項において、上記レー ザとして波長300nm以下の衆外レーザを用い ることを特徴とする半導体装置の製造方法。

3. 特許請求の範囲第1項或いは第2項におい て、レーザとして波長300 nm 以下で照射強度 0.2 J / cm² 以下の常外レーザを用い、シリコ ン膜の表面近傍をアニールすることを停徹とする 半導体装置の製造方法。

発明の詳細な説明

[発明の利用分野]

本発明は、半導体装置の製造方法に関し、詳し

くは低抵抗のアモルファス相を含有するn又はp 形半導体部を有する薄膜半導体装置の製造方法に 関する。

#### [発明の背景]

従来のアモルファス8i相を含有する半導体醇 膜は、ガラス、金属又は高分子薄板上にブラズマ CVD法などの方法で形成され、導電型の制御は PHaやAaHaガスを流してのn形ドーピングも しくはB2Haガスを流してのp形ドーピングによ って行っていた。かかるドーブドSi膜の抵抗率 はp形で約10°Ω·cm、n形で10°Ω·cm と高く、高い直列抵抗のため素子性能が劣ってい た。又、n形ドーピングの場合、ブラズマパワー を増加するなどの方法でアモルファス相を微結晶 化することも可能であるが、得られた抵抗率は約 1Ω·cmとあまり低くはたい。

(発明の目的)

本発明の目的は、かかる従来の問題点を解決し、 低抵抗の導電型層を形成できる半導体装置の製造 方法を提供することにある。

#### 〔発明の概要〕

従来、半導体膜の低抵抗化を実現する方法として熱処理法がある。しかし、アモルファス膜の場合、通常の電気炉を用いる長時間熱処理法では、活性層であるノヴドーブ層が変質し、デバイスが劣化してしまう。この点を解決するため、本発明では、熱処理時間が1秒以下のレーザを用いた短時間熱処理法を用いる。レーザとして、パルスレーザとCWレーザがあり、CWの場合走査速度を早くすれば実質的に短時間の熱処理が可能である。

かかるレーザとして次のものがある。 バルスレーザとして、エキシマレーザ(放長157~351 nm )、ルピーレーザ(694 nm )、ネオシウムYAG(266、532、1064 nm )、ガラスレーザ(531 nm )やアレキサンドライトレーザ(700~818 nm )などがある。 CWレーザとして、Arイオンレーザ(257 nm)やHeNeレーザ(633 nm ) などがある。今迄、アモルファスSiのレーザアニールとして、QスイッチのNd:YAGレーザ(1064 nm ) が用

nm ) で出力も数十W迄の大出力で大口径のレーザが得られている。

本発明は、かかる短波長のレーザを用い、アモルファスSi相を含有する半導体膜の熱処理を行う。半導体膜として、B又はA』をどのp形不納物、P又はAsなどのn形不純物を含有するアモルファスSi:H膜、微結晶化Si:H膜、SiGe:H膜、SiN:H膜やSiC:H膜などがある。不純物を眩Si膜中に含有させる工程として、ブラズマCVDなどの膜形成中にガスから導入する方法とノンドープ又は低濃度ドープ層中にイオン打込み法で導入する方法の2種類がある。

#### 〔発明の実施例〕

以下、本発明の実施例を説明する。

## 実施例1

グロー放電を用いるブラズマCVD法により、 SiH4-B2H。(又は、PH3)系ガスを用い、 B又はPドーブのアモルファスSi膜を形成した。 その膜の抵抗率を第1姿に示す。 いられた例は知られているが、アモルファスSi 膜の吸収係数からして適切な波長では無く、従っ て良好なデバイス特性は得られていない。

アモルファスSi 半導体 装置で用いられる半導 体膜の厚さは通常1 um 以下であるので吸収係数 として10 cm-1 以上の値を持つレーザ波長を 選択する必要がある。とのためには、アモルファ スSi膜の場合、750nm より短かい波長のレ ーザ光を用いる必要がある。特に、上記各種レー ザ光の中で、波長300 nm 以下のレーザ光を用 いれば吸収係数は10°cm-1 となり光の吸収深 さは約10 nmで様方 向の上部半導体層のみ熱処 理できるなどの利点を有する。これに適したレー **ザとして、エキシマレーザ、アルゴンイオンレー** ザとNd:YAGレーザ(波長=重型で266nm) がある。特に、エキシマレーザは励起ガスの種類 を変えて、発掘波長を変えることが可能である。 例允は、F<sub>2</sub>(157 nm)、ArF(193 nm)、 KrC & (222 nm), KrF (248 nm), XeBr (282 nm), XeC4(308 nm) & XeF(351

第 1 表

武科 No.	<b>導電型</b>	抵抗率 (Ω·cm)
99 - 2	P	$2.39 \times 10^{5}$
110-2	р	3.32 × 10 <sup>2</sup>
58-2	n	1.20 × 10 <sup>3</sup>
120-1	n	2.5 0

レーザとして、KrF系エキシマレーザ(波長 248 nm 、パルス幅15 ns)を用い、 該 アモルファスSi 膜を照射した。第1図は、レーザ朋射強度を変えて照射した後の抵抗率変化を示す。レーザパワー密度 0.2 J / cm² となる。特に、レーザパワー密度 0.2 J / cm² 以上でのアニール膜はX線回折によると結晶化に いることが明らかになった。レーザパワー密度 いることが明らかになった。レーザパワー密度

0.2 J / cm² 以下でアニールした膜は、微結晶相を含む非晶質膜で、膜袋面の形状は平滑であり、デバイス作製用として適している。

#### 奥施例2

CW(連続発展)のアルゴンイオンレーザを用い、実施例1と同様な非晶質膜にレーザアニールを行った。

波長はADP光学結晶を用い第2高調液である257nmとし、走査速度1mm/秒で該ドープ非晶質シリコン膜をアニールした。照射後の抵抗変化は第1図と同様であった。この方法では、ピーム走査により、均質に熱処理を行える特長がある。

## 実施例3

## 奥施例 6

シリコン郡隍MOSFETの他の製造方法を第 4 図に示す。

ガラス基板1上にソースおよびドレイン電極21および22を形成後、ブラズマCVD法により3iO223およびn<sup>-</sup>形非晶質シリコン膜24を連続形成した。ゲート電極25を形成後、該ゲート電源をマスクとしてp\*イオン8の打込みを行い、実施例1~3と同様なレーザアニールを行った。とのレーザアニールにより、低抵抗シリコン版26を形成した。この方法で、MOSFETのセルファラインによる形成が可能となり、得られたFETのON/OFF比も向上した。

#### 〔発明の効果〕

本発明によれば下記のことが実現できる。

- (1) 柄めて低抵抗のn形およびp形層を作製できる。
- (2) セルアラインが可能である。
- (3) 極く表面層のみアニールできる。
- (4) 低温プロセスである。

これにより、pin型ダイオードの直列抵抗が低下し、整流比が改善された。

#### 実施例4

実施例 3 において p 形層 4 として、炭素入りの 非晶質シリコンカーバイド膜を用いた。レーザ照 射前の抵抗率  $3 \times 10^7 \Omega \cdot \mathrm{cm}$  が照射後  $3.0 \times 10^6$  $\Omega \cdot \mathrm{cm}$  と抵抗率を低減することができた。

#### 穿施例5

シリコン薄膜を用いたMOSFETの製造方法 を第3図に示す。

ガラス基板1上にゲート電板(Mo,Crなど)
11を形成後、ブラズマCVD法によりSiO<sub>2</sub>膜
12かよび n形非晶質シリコン膜13を形成した。ソースかよびドレイン電極14かよび15を蒸磨し、ガラス装板1の下部からレーザ7の照射を行った。レーザ照射条件は実施例1~3と同様で良い。このレーザ照射により、ゲート電極11上の非晶質シリコン膜は変化しないがソースおよびドレイン電極14と15の下部の非晶質シリコン膜は結晶質を含むシリコン膜16に変質した。

従って、本発明により、安価を大面積基板上に、 秀れた性能を有する半導体薄膜装置を作製すると とができる。

#### 図面の簡単な説明

第1図は本発明の効果を説明するための図、第 2図乃至第4図は、それぞれ本発明の異なる実施 例を示す工程図である。

1 … ガラス基板、2 … n 形層、3 … i 形層、4 … p 形層、7 … レー サ光、8 … イオン、11 … ゲート電極、12 … S i O 2 模、 13 … n 形非晶質シリコン膜。

代理人 弁理士 高 橋 明



第1頁の続き ⑦発 明 者 中 谷 光 雄 横浜市戸塚区吉田町292番地 株式会社日立製作所生産技 術研究所内